Minggu, 18 Juli 2010

Tugas 8 tentang register

1. register bufer terkendali













Gambar di atas memperlihatkan sebuah register bufer terkendali dengan CLR aktif tinggi. Artinya jika CLR tinggi, semua flip-flop mengalami reset dan data yang tersimpan menjadi Q = 0000. Ketika CLR kembali ke keadaan rendah, register telah siap untuk beroperasi.

LOAD merupakan masukan kendali yang menentukan operasi rangkaian. Jika LOAD rendah, isi register tidak berubah. Jika LOAD tinggi, dengan tibanya tepi positif sinyal detak, bit-bit X dimasukkan dan data yang tersimpan menjadi Q3Q2Q1Q0 = X3X2X1X0.

Ketika LOAD kembali ke keadaan rendah, kata tersebut telah tersimpan dengan aman. Artinya, bit X dapat berubah tanpa mengganggu kata yang telah tersimpan tadi.



2. register geser terkendali (controlled shift register)











Sebuah register geser terkendali (controlled shift register) mempunyai masukan-masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak yang berikutnya.

Jika SHL rendah maka sinyal SHL' tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa detak (clok) tiba.

Jika SHL tinggi, Din akan masuk ke dalam flip-flop paling kanan, Q0 masuk ke dalam flip-flop kedua, Q1 masuk ke dalam flip-flop ketiga, dst. Dengan demikian rangkaian bertindak sebagai register geser kiri.









Minggu, 04 Juli 2010

Tugas 7 up down counter

counter => aplikasi flip-flop yang punya fungsi hitung, proses penghitungannya secara
sekuensial baik menghitung naik maupun turun .

Berdasarkan trigger di masing- masing flip-flop menyusun rangkaian counter., ada dua macam:
1. counter sinkron
2. counter asinkron

counter sinkron=> sumber clok di berikan pada masing - masing input clok dari masing - masing penyusunnya ,sehinnga apabila ada perubahan pulsa dari sumber maka perubahan tersebut akan mentrigger seluruh flip-flop secara bersama.
gambar up down counter:

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEhMLNZC03PQScTedXpOGsm4rX-cDKMb4PPr-YR5CpGO1uAoo4ZeT-Qpj3Gd7IFuRNWMlmHVI_ju_9UOiWYTOBJPvE4HOXZqOb-eT77iAc2hL6PpYeV0lSc1cFKQiSoDuj9iGSWt9lF8RMcr/s1600/rangkaianupdon.jpg
PERCOBAAN 1

tabel

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEi3lu_XpvX_kU9j3gFR1Brcyf0skcnoP6uOHuUH8atcMX9IGb2Yp4vC2U9KPs0kpAc2JY8yc7Py7NpU3mrLbjpPMNfuEmM0IOWGhTobyhyphenhyphenToANt_kwe0pA2KLrtioYjDAEPMrr4zawCmOws/s1600/tabelupdon.jpg

Dari tabel diatas dapat disimpulkan:

=>down counting kebalikan dari up counting sehinnga rangkaiannya masih

tetap menggunakan rangkaian up counter hanya outputnya di ambilkan

dari Q masing- masing flip- flop